La conférence IEDM est LA conférence annuelle de référence sur les dispositifs de la microélectronique.
A cette occasion, les derniers résultats obtenus dans le cadre du programme Intégration 3D de l’IRT sur les performances du réseau sur puce 3D-NoC ont été présentés en papier invité dans la session « 3Circuit Device Interaction – 3D Systems, Enabling Technologies and Characterizations »
Le papier s’intitule : « New Perspectives for Multicore Architectures using Advanced Technologie » F. Clermidy, P. Vivier, D. Dutoit, Y. Thonnart, J.L Gonzales, J.P Noël, B. Giraud, A. Lévisse, O. Billoint and S. Thuriès.
Vingt fois moins de consommation électrique, 20 à 40 % de débit supplémentaire : ce sont les performances du réseau sur puce 3D-NoC développé dans le cadre de l’IRT Nanoelec par des équipes du CEA/Leti, de STMicroelectronics et de Mentor Graphics. Elles ont regroupé sur deux niveaux de circuits superposés 96 cœurs de calcul en technologie CMOS-FDSOI 28 nm, reliés par un interposeur actif en CMOS 65 nm. Cet interposeur accueille les cœurs de calcul et réalise la communication entre eux, la conversion électrique etc. Il réduit à quelques centaines de microns la distance entre cœurs, contre plusieurs centimètres avec des composants discrets sur carte électronique.