L’IRT Nanoelec était de nouveau présent cette année à « l’European TSV Summit » qui s’est tenu du 23 au 25 janvier sur le campus Minatec à Grenoble.
Les derniers résultats obtenus sur des solutions technologiques très amont répondant à des fortes densités d’intégration pour les approches 3D ont été présentés en séance plénière («Towards high density interconnections »). Les solutions technologiques en rupture type collage hybride plaque à plaque ou puces sur plaques, et collage avec auto-alignement développées dans le cadre de l’IRT Nanoelec ont été largement évoquées.
L’intégration 3D haute densité se positionne aujourd’hui clairement comme une solution industrielle pour les applications imageurs et pour le traitement de l’information (computing) mais également pour l’empilement de circuits mémoires et pour les « System-on-chip ».
L’IRT Nanoelec était également présent sur son stand partagé avec le CEA-Leti et a présenté les travaux du programme Intégration 3D, montrant notamment les derniers résultats sur les démonstrateurs technologiques. Grâce à de nouvelles technologies d’assemblage, le concept de circuit 3D permet d’assembler, à la demande, différents circuits, les uns sur les autres, ou les uns à côtés des autres, au sein d’un même boitier. Ce concept des circuits 3D et de leur intégration, a fait l’objet d’une présentation très ludique sur la base de briques de type Lego.
Nos partenaires du programme étaient également présents et ont eu une participation active sur leurs propres stands tout en contribuant aux présentations orales (ST, SET, EVG)
 |
 |
Plus d’informations sur : http://www.semi.org/eu/european-3d-summit-2017