L’IRT Nanoelec a organisé son 2ème rendez-vous autour de la thématique « Technologie 3D et photonique sur Silicium »
Une belle assistance avec qui les intervenants ont partagé une vison marché, technologique et applicative de la photonique sur silicium utilisant les outils de l’intégration 3D.
Eric Monier, de la société Yole, a présenté une vision marché et applicative des technologies photonique sur silicium avec une demande concrète aujourd’hui au niveau du HPC et des datas center. Le packaging reste un obstacle majeur pour l’intégration des technologies photoniques au niveau de la puce.
Coté CEA-Leti, la mise au point des futurs circuits photonique sur silicium au niveau de la puce utilisera les outils de l’intégration 3D (interposeur silicium, microbumps, Cu pillars, technologies TSV, ….).
Mentor Graphics travaille activement sur des solutions de design répondant aux spécificités de l’intégration 2,5 (silicon photonic interposer) et architectures 3D. Le paramètre thermique est primordial et pris en compte dans les modèles.
Enfin, F. Vincent a montré tout l’intérêt de HPEnterprise pour le développement des circuits photonique appelé Optical photonics switch pour des applications serveurs de données (consommation et flexibilité dans le transfert de données)
Retrouver les présentations