Contrairement aux architectures de jeu d’instructions (ISA) , les plus répandues au monde aujourd’hui, Risc-V est une ISA ouverte : tout(e) développeur/se a accès à ses moindres détails et peut la modifier puis l’exploiter pour ses propres applications. Du 5 au 9 juin 2023, les équipes du CEA impliquées dans Nanoelec seront à Barcelone pour le sommet européen annuel sur Risc-V . Avant de partir, Mikael Carmona, Chef du laboratoire de sécurité des composants matériels (CEA-Leti), fait le point sur les enjeux de cette technologie en passe de devenir un nouveau standard.
Mikael Carmona, Chef du laboratoire de sécurité des composants matériels (CEA-Leti)
Quels sont les avantages des matériels et des logiciels ouverts pour une architecture innovante ?
Une architecture de jeu d’instructions (ISA) en Open Source permet de construire un processeur de bout-en-bout avec une maîtrise de chaque composante matérielle et logicielle. Cela apporte au moins deux avantages sur le plan de l’innovation. Le premier est l’ouverture d’un champ des possibles colossal pour concevoir des nouveaux processeurs avec des ruptures technologiques sur le plan des performances et de la sécurité, entre autres. Le deuxième avantage est de pouvoir partager une partie des développements à une communauté plus large que l’entité initiatrice du projet. Ce partage favorise un développement plus rapide et consolidé d’une brique technologique sans pour autant devoir diffuser toute la propriété intellectuelle.
Dans quel cadre les programmes de confiance numérique de Nanoelec ont recours à Risc-V ?
Le programme Nanoelec/Pulse vise à sécuriser les processeurs basés sur l’ISA Risc-V. L’objectif est de profiter du caractère ouvert de l’ISA pour concevoir une architecture de processeur intrinsèquement sécurisé. Dans le cas de processeurs basés sur une ISA propriétaire, la découverte d’une vulnérabilité est traitée par l’application d’un ‘patch’ qui induit un surcoût significatif en surface (silicium) et performances (temps) au regard d’une solution qui permettrait de modifier directement le cœur pour le rendre résilient.
En quoi Risc-V représente une alternative aux processeurs ARM omniprésents au sein de nos téléphones, tablettes et même de certains ordinateurs?
La fondation Risc-V prévoit plus de 80 millions de cœurs en 2025 dans les marchés de l’automobile, l’IoT, et l’industrie. 2022 a vu l’arrivée de Roma- le premier ordinateur portable Risc-V – et la mise en compatibilité du système d’exploitation Android avec Risc-V. Ainsi, Risc-V devient une concurrence directe de l’architecture ARM supportée par un écosystème puissant (Google, IBM, Samsung…) et dense en termes de marchés couverts et de typologie de sociétés.
Pourquoi Risc-V ne semble pas être concerné par la guerre économique que se livrent les États-Unis et la Chine ?
L’ISA n’est pas la seule composante matérielle d’un processeur : s’il n’existe pas actuellement de conflit de souveraineté sur l’ISA, cela n’empêche pas la guerre économique sur les composants électroniques. Un des objectifs du programme Nanoelec/Pulse est de concevoir et caractériser un processeur Risc-V intrinsèquement sécurisé, fournissant un avantage compétitif par rapport aux solutions de sécurisation existantes.
Que présenterez vous au sommet européen Risc-V 2023 ?
A Barcelone, nous montrerons deux innovations de sécurisation pour les processeurs Risc-V :
- ScrambleCache est une technique performante pour sécuriser le cache des processeurs d’application. Se prémunir contre les attaques de cache c’est, par exemple, protéger un dispositif médical contre la récupération sur un processeur de la clé de chiffrement des données médicales.
- Le moteur de chiffrement de la mémoire (MEE) permet, quant à lui, de chiffrer (confidentialité) et authentifier (intégrité) les données qui sont stockées dans une mémoire DRAM (ou une Flash) et qui transitent jusqu’aux caches de niveau inférieur avant d’être traitées par le processeur. Avec un surcoût de seulement 10 % sur la latence d’exécution d’un Linux et de 3 % sur la surface du cœur utilisé, cette innovation est un rempart cohérent contre les attaques DRAMA et RowHammer qui peuvent altérer les données stockées dans une mémoire non volatile et les rendre inexploitables.
Notes
- Une ISA constitue le socle (représentation et mode d’adressage des données, registres, instructions) matériel pour l’exécution de programmes informatiques (codes) sur un processeur.
- L’acronyme Risc-V signifie “Reduced Instruction Set Computing Five”, ce qui indique qu’il s’agit d’une version simplifiée (réduite) du jeu d’instructions par rapport aux architectures complexes plus anciennes. “Five” fait référence à la cinquième version de cette architecture.