RISC V est un jeu d’instructions open source porté par la fondation du même nom. Cette initiative devient maintenant très populaire avec une plateforme de plus en plus étoffée qui va bien au-delà du simple jeu d’instructions : compilateurs (gcc, LLVM, compcert), débuggeurs, simulateurs, Linux, QEMU, diversité de cœurs hardware, outils HDL de génération de cœurs…
Il devenait urgent de fédérer les chercheurs français ayant une activité sur le sujet et de leur permettre de se connaître grâce à un workshop. La journée du 17 octobre 2018, parrainée par l’IRT Nanoelec, a été l’occasion pour la communauté scientifique de partager sur l’opportunité exceptionnelle offerte par RISC V. Nous avons ainsi pu découvrir que RISC V permettait à des académiques de valider des concepts de recherche autour d’architectures spécialisées comme les réseaux multi-cœurs, les GPU, les cœurs basse consommation, les CPU sécurisés et fiabilisés, les technologies « in memory computing », mais aussi autour des outils comme les compilateurs certifiés. Il a aussi été question des ouvertures en terme d’enseignement d’une telle plateforme. Cette rencontre a été un franc succès et une nouvelle date est en discussion pour un prochain évènement.