La pubication 3D NOC de l’IRT Nanoelec a été accepté à la très sélective conférence ISSCC’2016 qui aura lieu du 31 janvier au 4 février 2016 à San Francisco.
Vivet, Y. Thonnart, R. Lemaire, E. Beigné, C. Bernard, F. Darve, D. Lattard, I. Miro Panades, C. Santos, F. Clermidy, S. Cheramy, F. Pétrot, E. Flamand, J. Michailos, “A 4x4x2 Homogeneous Scalable 3D Network-on-Chip Circuit with 326 MFlit/s 0.66 pJ/bit Robust and Fault Tolerant Asynchronous 3D links”, ISSCC’2016, San Francisco, Feb 2016.