{"id":2889,"date":"2023-05-24T17:22:00","date_gmt":"2023-05-24T15:22:00","guid":{"rendered":"https:\/\/irtnanoelec.fr\/?post_type=actualite&p=2889"},"modified":"2026-04-16T03:57:46","modified_gmt":"2026-04-16T01:57:46","slug":"risc-v-summit-europe-in-barcelona","status":"publish","type":"actualite","link":"https:\/\/irtnanoelec.fr\/en\/actualite\/risc-v-summit-europe-in-barcelona\/","title":{"rendered":"RISC-V Summit Europe in Barcelona"},"content":{"rendered":"
\n
\n
\n
\n \"Mikael
Mikael Carmona, Head of Laboratory for Security of Hardware Components (CEA-Leti) (c) DR<\/div> <\/div>\n
\n
Contrairement aux architectures de jeu d\u2019instructions (ISA) , les plus r\u00e9pandues au monde aujourd\u2019hui, Risc-V est une ISA ouverte : tout(e) d\u00e9veloppeur\/se a acc\u00e8s \u00e0 ses moindres d\u00e9tails et peut la modifier puis l\u2019exploiter pour ses propres applications. Du 5 au 9 juin 2023, les \u00e9quipes du CEA impliqu\u00e9es dans Nanoelec seront \u00e0\u00a0Barcelone pour le sommet europ\u00e9en annuel sur Risc-V<\/a>\u00a0. Avant de partir, Mikael Carmona, Chef du laboratoire de s\u00e9curit\u00e9 des composants mat\u00e9riels (CEA-Leti), fait le point sur les enjeux de cette technologie en passe de devenir un nouveau standard.<\/h5>\n
Quels sont les avantages des mat\u00e9riels et des logiciels ouverts pour une architecture innovante ?<\/h5>\n

Une architecture de jeu d\u2019instructions (ISA) en Open Source permet de construire un processeur de bout-en-bout avec une ma\u00eetrise de chaque composante mat\u00e9rielle et logicielle. Cela apporte au moins deux avantages sur le plan de l\u2019innovation. Le premier est l\u2019ouverture d\u2019un champ des possibles colossal pour concevoir des nouveaux processeurs avec des ruptures technologiques sur le plan des performances et de la s\u00e9curit\u00e9, entre autres. Le deuxi\u00e8me avantage est de pouvoir partager une partie des d\u00e9veloppements \u00e0 une communaut\u00e9 plus large que l\u2019entit\u00e9 initiatrice du projet. Ce partage favorise un d\u00e9veloppement plus rapide et consolid\u00e9 d\u2019une brique technologique sans pour autant devoir diffuser toute la propri\u00e9t\u00e9 intellectuelle.<\/p>\n<\/div> <\/div>\n \n \n <\/div>\n <\/div>\n <\/section>\n

<\/div>\n
<\/div>\n
\n
\n
\n
\n

<\/span>Dans quel cadre les programmes de confiance num\u00e9rique de Nanoelec ont recours \u00e0 Risc-V ?<\/h2>

Le programme Nanoelec\/Pulse vise \u00e0 s\u00e9curiser les processeurs bas\u00e9s sur l\u2019ISA Risc-V. L\u2019objectif est de profiter du caract\u00e8re ouvert de l\u2019ISA pour concevoir une architecture de processeur intrins\u00e8quement s\u00e9curis\u00e9. Dans le cas de processeurs bas\u00e9s sur une ISA propri\u00e9taire, la d\u00e9couverte d\u2019une vuln\u00e9rabilit\u00e9 est trait\u00e9e par l\u2019application d\u2019un \u2018patch\u2019 qui induit un surco\u00fbt significatif en surface (silicium) et performances (temps) au regard d\u2019une solution qui permettrait de modifier directement le c\u0153ur pour le rendre r\u00e9silient.<\/p>\n<\/div> <\/div>\n \n \n <\/div>\n <\/div>\n <\/section>\n

<\/div>\n
<\/div>\n
\n
\n
\n
\n

<\/span>En quoi Risc-V repr\u00e9sente une alternative aux processeurs ARM omnipr\u00e9sents au sein de nos t\u00e9l\u00e9phones, tablettes et m\u00eame de certains ordinateurs?<\/h2>

La fondation Risc-V pr\u00e9voit plus de 80 millions de c\u0153urs en 2025 dans les march\u00e9s de l\u2019automobile, l\u2019IoT, et l\u2019industrie. 2022 a vu l\u2019arriv\u00e9e de Roma- le premier ordinateur portable Risc-V \u2013 et la mise en compatibilit\u00e9 du syst\u00e8me d\u2019exploitation Android avec Risc-V. Ainsi, Risc-V devient une concurrence directe de l\u2019architecture ARM support\u00e9e par un \u00e9cosyst\u00e8me puissant (Google, IBM, Samsung\u2026) et dense en termes de march\u00e9s couverts et de typologie de soci\u00e9t\u00e9s.<\/p>\n<\/div> <\/div>\n \n \n <\/div>\n <\/div>\n <\/section>\n

<\/div>\n
<\/div>\n
\n
\n
\n
\n

<\/span>Pourquoi Risc-V ne semble pas \u00eatre concern\u00e9 par la guerre \u00e9conomique que se livrent les \u00c9tats-Unis et la Chine ?<\/h2>

L\u2019ISA n\u2019est pas la seule composante mat\u00e9rielle d\u2019un processeur : s\u2019il n\u2019existe pas actuellement de conflit de souverainet\u00e9 sur l\u2019ISA, cela n\u2019emp\u00eache pas la guerre \u00e9conomique sur les composants \u00e9lectroniques. Un des objectifs du programme Nanoelec\/Pulse est de concevoir et caract\u00e9riser un processeur Risc-V intrins\u00e8quement s\u00e9curis\u00e9, fournissant un avantage comp\u00e9titif par rapport aux solutions de s\u00e9curisation existantes.<\/p>\n<\/div> <\/div>\n \n \n <\/div>\n <\/div>\n <\/section>\n

<\/div>\n
<\/div>\n
\n
\n
\n
\n

<\/span>Que pr\u00e9senterez vous au sommet europ\u00e9en Risc-V 2023 ?<\/h2>

A Barcelone, nous montrerons deux innovations de s\u00e9curisation pour les processeurs Risc-V :<\/p>\n